PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-117400

(43)Date of publication of application: 21.05.1988

(51)Int.CI.

G11C 29/00 G11C 11/34

(21)Application number: 62-278121

(71)Applicant: YOKOGAWA HEWLETT PACKARD

LTD

(22)Date of filing:

02.11.1987

(72)Inventor: SUTEIBUN JII IITON

ROORENSU AARU HANRON MAABIN ESU ESHIYUNA

(30)Priority

Priority number: 86 926620

Priority date: 03.11.1986


Priority country: US

(54) MEMORY SYSTEM

(57) Abstract:

PURPOSE: To cope with a defect which is not detected in a previous test or a defect newly generated during an operation by executing the self-test and repair of a memory system.

CONSTITUTION: The memory system 15 for performing the self-test and the self-repair tests and repairs the system 15 at the time of a power on, corrects a soft error and the defect of a memory which is not changed by a good memory cell 5, searches a new error namely an error which is not detected previously, records the errors detected by an error correction code engine 3 and uses these records for estimating the reliability of the memory system 15. When a power source is closed, the memory system 15 executes the self-test and the self-repair. The memory system updates a substitute address table 11 on any defective memory cell group. Further, the memory system 15 responds to the request of data relating to the reliability.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

® 日本 图 特 許 庁 (JP)

の特許出願公開

⑩公開特許公報(A) 昭63-117400

@Int Ci.

織別記号

庁内整理番号

砂公開 昭和63年(1988)5月21日

G 11 C 29/00 11/34 3 0 1 3 7 1

B - 7737 - 5BA-8522-5B

客査請求 未請求 発明の数 1 (全8頁)

49発明の名称

メモリ・システム

頤 昭62-278121 卯特

爾 昭62(1987)11月2日 **629**⊞

優先権主張

砂1986年11月3日砂米園(US)砂926620

60条 明 者

明

黰

人

砂発

の出

スティブン・ジー・イ

アメリカ合衆国カリフオルニア州マウンテン・ピュー・エ

ドナマリイ・ウエイ・ナンバム・1755

砂発 明者 ローレンス・アール・ アメリカ合衆国カリフオルニア州メンロ・パーク・オーク

ハンロン

ハースト・プレイス 287

者 マーピン・エス・エシ アメリカ合衆国カリフオルニア州マウンテン・ビユー・イ ージィ・ストリート・ナンバ2・321

横河・ヒユーレツト・

パツカード株式会社

弁理士 長谷川 次男 20代 理 人

東京都八王子市高倉町9番1号

玥

1. 発明の名称

メモリ・システム

2. 特許請求の範囲

複数のメモリ・セルと、

欠陥のある前記メモリ・セルを検出する検出手 段と、

前記役出手段に応答して前記欠陥のあるメモリ ・セルを置換える置換手段と、

前記検出手段と置換手段に接続され前記置換え を制御する制御手段

とを設けてなるメモリ・システム。

3. 発明の詳細な説明

(発明の技術分野)

本発明はコンピュータ等に用いられるメモリ・ システムに関し、特に自己テスト及び自己修復方 式のメモリ・システムに関する。

〔従来技術およびその問題点〕

第3回はダイナミックRAMメモリをテストし

且つ構成する従来技術の方法を示す。ウェーファ を製造後、個々のチップへと切断する前に、従来 においてはウェーファ全体で包括的なウェーファ ・アローブ・チストが行なわれる。このようなテ ストの1つに直旋欠陥テストがある。このテスト は活性モードと待機モードにてそれぞれのダイス に引込まれる電力供給電流を測定する。いずれか のモードでダイスが過度の電流を引込んだ場合は、 テスタはダイスに短絡があるとみなしてそのダイ スを異てる。個々のセルやアドレス・デコーダや センス・アンプに対し行なわれる別のウェーファ ・プローブ・テストはそれらの機能性を料定する。 ウェーファ・プローブ・ナストの終了後、レー ザ修復手順により、欠陥のあるメモリ・セルが冗 長行、列と交換される。冗長行、列の数又は配置 が欠陥のある記憶セルを修復するほど充分でない 場合は、そのダイスは裏てられる。レーザによる 修復の終了後、従来方法ではウェーファの再テス トが行なわれる。ここまで来ると、従来ではダイ スを修復する方途がないので、故障のあるダイス

は全て葉てられなければならない。

従来のテスト及び製造手順には多くの欠点がある。従来の手順は高価な装備を使用する。従来の手順は手ってを手荒く扱い、静電放電及び他の客のある条件にさらして、故障を誘発することがあ

る。更に、従来の手順ではパターとない。パターはパターとない。パターはパターとない。パターはパターとない。パターはパターとない。パターはパターとない。パターははからにはからいる場合にはからない。明らかにいかいない。明常では、からの大路では、からの大路では、からの大路では、からの大路では、からの大路では、からの大路をみのがすことがある。彼出されるからの大路をみのがアイールドでした。彼此の大路を記してした。のは、からの大路をみのがアイールドでした。

従来のテスト及び製造手順の別の欠点は修復能力に限界があることである。 従来のレーザ修復手順はわずかな数のセル、列又は行の欠陥しか修復できない。 更に、従来の手順は、レーザ修復後に発見される欠陥は修復できない。 従来の手順はレーザ修復手順の終了後に広範囲にわたるテストを行なうので、この限界性はとくに問題である。

上述の欠点によってメモリの製造コストが上が

り、使用可能であるメモリの歩どまりが低くなる。 更に、上述の欠点によってシステムの故障をまね き、その修復費用がかさむ。

〔発明の目的〕

本発明の目的はこれら従来技術の問題点を取り除き、テスト費用を軽減し、メモリの歩どまりを向上させ、メモリ・システムの自己テストと修復を可能にすることによって低コストで高信頼性のメモリ・システムを提供することにある。

(発明の概要)

本発明の一実施例によれば、自己テスト及び自己修復型を行なうことのできるメモリ・システム が与えられる。このメモリ・システムは製造中及 び通常動作中に自己テスト及び自己修復を行なう。

本発明の一実施例による、自己テスト及び自己 修復型のメモリ・システムは、簡略化されたウェ ーファ・プローブ・テストに合格したメモリ・セ ルと、テスト及び修復を統御するシステム・コン トローラと、置換えメモリ・セルのロケーション を記憶する再番込可能なテーブルと、正しいアド レスを得るためのアドレス・インタープリタと、 誤りを検出し且つ訂正する誤り訂正コード・エン ジン (BCCエンジン) を含む。

本発明の一実施例の自己を作り、シースを作成的の一支を作成的の自己を作復し、メモリーシースを作成自己を作成的の合意をでは、メモリーシースをでは、カースをでは

本発明の一実施例の自己テスト及び自己修復型のメモリ・システムの使用にあたって、通常動作

本発明の一実施例のメモリ・システムは製造コストを低減し、メモリ・システムの信頼性を高めるいくつかの利点を有している。第1に、本メモリ・システムはテストを高価な外部装置によって行なうのではなく、自己テストが可能である。それにより製造中のテスト費用が軽減される。

第2に、メモリ・システムは製造中のテストが 少なくて済む。本メモリ・システムは随時、欠陥 を修理可能である。従って、これらのメモリ・システムでは作成工程の最終段階までテストの大部分を遅らせることができる。従来の対に修理される。テムは製造工程の早い及降で行なわなければなない。「大な行っては、一組のテストを行なわない。第1の組のテストを行なわなければならない。

第3に本メモリ・システムは、フィールドでの 使用中にパターン感応型のエラーを訂正する。 従 来のメモリ・システムはフィールドでの使用中、 パターン感応型の欠陥を修正できない。 従って、 従来のメモリ・システムはこうしたとらえにい 欠陥を発見するため広範囲のテストを行なわけ ればならない。 パターン感応型の欠陥のテストは 費用がかさみ、メモリ・システムのコストを高め る。

第4に、本メモリ・システムは随時、それ自体 の欠陥の検出と修理が可能である。この利点によ って本メモリ・システムは多少の欠陥のあるメモ リ素子を使用できる。これに反して、従来のメモ リ・システムがレーザ修復段階の後に何らかの欠 陥を有していると、そのメモリ・システムは棄て られねばならない。そのため従来のメモリ・システムに欠陥がで から使用中に、従来のメモリ・システムに欠陥がで きると、その欠陥はシステムの故障を引きおこす。

最後に、本メモリ・システムは信頼性が向上する。従来のシステムとは異なり、遺常動作中に生じるハード・エラーとソフト・な欠陥の発生を検出し、またそのような欠陥が発生する。更に、新たな欠陥の発生を検定し、またそのような欠陥が発生する。チークはメモリ・システム・コントな信頼性を見積り、この情報をネステ・・コンンでは、システム・コンンできる。必要ならば、システム・カーラはサービス・コールを要求することができる。

(発明の実施例)

第1図は本発明のメモリ・システムの一実施例を示す。このメモリ・システム15には、簡略化されたウェーファ・プローブ・テストに合格した多数のメモリ・セル5を育するメモリ・チップ1と、自己テスト及び自己修復アルゴリズムを実行するファームウェアを有するシステム・コントローラ13と、不揮発性のテーブルと、再書込が可能である環境アドレス・テーブル11と、アドレス・セターブリタ9と、記憶されたデータの誤りを検出し且つ訂正する誤り訂正コード・エンジン3が含まれている。

簡略化されたウェーファ・プローブ・テストにおいては、過度の動作電流を必要としたり、又は過度の個数の作しないメモリ・セル5を有するチップを検動する。このような異常は電力供給線、アドレス級の欠陥及び他の大きな欠陥に帰因することが多い。製造業者は大きな欠陥を有するチップを災率し、残りのチップをメモリ・システムへと銀立てる。

本発明の好適な実施例では、受入れ可能である チップ 1 はクラスタへと組上げられる。メモリチップ 1 の各クラスタは置換アドレス・テーブル11 を有している。

クラスタと、これに付属する置換アドレス・テーブル11は種々のチャネル7に分割される。各チャネル7はアドレス・インターブリタ9を有している。各メモリ・システム15はシステム・コントローラ13及び誤り訂正コード・エンジン3を含む。

ス・テーブルIIはいくつかの異なる実施形態を有 することができる。一つの実施形態では、置換ア ドレス・テーブルは、各メモリ・ロケーション缶 にエントリを有する参照用テーブルであってよい。 参照用テーブル11に提示された各アドレスは参照 用テープル11内のユニークなエントリをアドレス する。対応するメモリ・ロケーションが置換えら れている場合は、参照用テーブルの当該エントリ は置換先のメモリ・セル5のアドレスを含む。こ うするかわりに、置換アドレス・テーブル11は進 想メモリ (content addressable memory) の形態 であることもできる。この場合、ホスト・コンピ ュータ・システムがメモリをアクセスすると、提 示されたメモリ・アドレスは連想メモリ11内のエ ントリと比較される。所望のアドレスが連想メモ り11内のエントリと一致しない場合は、その特定 のメモリ・ロケーションは置換されていない。そ のアドレスが連想メモリ内のあるエントリと一致 する場合は、そのメモリ・セル5は置換されてお ·り、この連想メモリは置換先のメモリ・セル5の

アドレスを与える。

置換アドレス・テーブル11はアドレス対を記憶する。すなわち、欠陥のあるメモリ・セル5の存むとで、欠陥のあるメモリ・セル5 群のではなメモリ・セル5 群のではなメモリ・セル5 の群からデータを流出し又はき込むを受けると、アドレス・インタープリタ9は置後アドレス・テーブル11を使用して置換先のメモリ・セル5 の群のアドレスを見出す。次の群に要求を送る。

置換アドレス・テーブル11は異書込可能である。 欠陥のあるメモリ・セル5が検出された際はいつでも、メモリ・システム15はその欠陥のあるメモリ・セルのアドレスと置換先のメモリ・セルのアドレスのエントリを育する置換アドレス・テーブル11を更新することによって修復を行なうことができる。このようにして、製造中又は過常動作中のいずれの場合でも、このメモリ・システム15は

随時自己修復が可能である。

メモリ・システムの好遊な実施例は誤り訂正コ ード・エンジン3を有している。本発明の好通な 実施例は(70,64)に短絡されたリードーソロモ ン(Reed-Sologon)(255, 249)誤り訂正コード を使用している。誤り訂正コードは入力データを レコードに分割する。各レコードは64のデーク・ バイトと6パイトのチェック・ビットから成って いる。このデータから、誤り訂正コード・エンジ ン3はそれぞれ8ピットを有する70個のシンポル を形成し、これらのシンボルをメモリに記憶する。 データがメモリ・システム15から読出される際に は、このデータは誤り訂正エンジン3を過され、 レコードに過剰な欠陥が含まれていない限りここ で終りを検出し且つ訂正する。この特定のリード ーソロモン誤り訂正コードはも個来満の欠陥シン ポルしか含まないレコードの訂正が可能である。 それ以前には検出されてはいなかった欠陥と既に 検出されていた欠陥との組合わせが誤り訂正コー ド・エンジン3の能力を超えないようにメモリ・

システム15を動作せしめるため、本発明の好適な 実施例では、各レコード中の欠陥シンポルの数が 1を超えると、欠陥のあるメモリ・セル5を置換 する。しかし、本発明をより大きなレコードおよ び/またはこれ以外の安全マージンを用いて実施 することも可能であろう。

 ァームウェアといっしょに組立てることによりメ モリ・システムへと構成する。次にメモリ・シス テム全体がパーンイン・テストにかけられる。

次にメモリ・システム15はシステム・コントローラ13内のファームウェアを用いて自己テストを行ない、欠陥のあるメモリ・セル5をさがす。システム・コントローラ13は簡単で短かく受用のかからないテストを自立している。これらのテストはマーチング1テスト(narching 1 s test)のような従来のメモリ・チップ・テスタで行なわれるテストの簡略版である。システム・コントコンを書込み、再度読返すことによってこれらのテストを行なう。

最初の自己テストを行った後、メモリ・システム15は欠陥のあるメモリ・セル5の修復の方法を決定する。システム・コントローラ13は欠陥のあるセルを含むレコードを誤り訂正コード・エンジン3で訂正するか、又は置換用のメモリ・セル5 群と交換するかを判定する。システム・コントロ

ーラ13は、繰り打正コード・エンジン3が広い信頼性マージンをもって処理できるようも多くのの欠陥を有するメモリ・セル・レコードルでは、システム・コンボルが1個よりも多く含まれている場合にメモリ・セル5を関する。システム・コントローラ13はこれらのメモリ・セル5を前述のようにしてで換ったステム・コントローラ13はでは、アレス・コントローラ13はではアレス・プル11を欠陥のあるメモリ・セル5のアドレスにより更新する。

メモリ・システム15の自己修復機能によって、メモリ・システムの製造が終るまで、メモリ・システム15の自己テストを遅延させることができる。本発明の自己修復機能及び誤り訂正コード・エンジン3によって、メモリ・システム15は、検出されずに残る欠陥を少なくする簡単なテストを用い、その後、適常動作中、それらの欠陥を検出することができる。

遺常動作中、自己テストは少なくとも3つの条

件下で行なわれる。正規の使用中は、自己テスト 及び自己修復を行なうメモリ・システムはパワー オンのたびに簡略なテストを行なう。第2に、制 御用コンピュータ・システムが自己テストを要求 することができる。第3に、通常の使用中、自己 テスト及び自己修復を行なうメモリ・システムは、 少なくとも1日に一度、全てのロケーションのデ - タを挟み出し、且つ誤りを検出するために誤り 訂正コードを使用することによって継続的に誤り を検索する。誤りが検出されると、システム・コ ントローラ13の以前検出された誤りの記録が照会 され、今回の誤りが新たに検出された誤りである か否かの判定がなされる。それが新たに検出され た振りである場合は、データは繰り訂正コード・ エンジン3によって訂正され、それがハード・エ ラーかソフト・エラーかを判定するため再替込み 及び再読出しが行なわれる。それがハード・エラ - でありかつそのレコード中の欠陥のあるシンポ ルの数が未だ許容できるならば、対応するメモリ ・セル5群は使用状態に望められる。しかし、欠

t

陥のあるシンボルの数が誤り訂正エンジン3の許容できるマージンを超えると、欠陥のあるメモリ・セル5群は使用状態からはずされる。をの代りに置換用メモリ・セル5群が使用される。置換アドレス・テーブル11が更新され、過度の欠陥セルを含むメモリ・セル5群のアドレスと共に置換アドレス・テーブル11に記憶される。

本発明に基づく自己テスト及び自己修復を行なうメモリ・システム15はパワー・オンの時点でシステム15のテストと修復を行ない、ソフト・エラー及び良好なメモリ・セル5によって交換されてはいなかったメモリの欠陥を訂正し、新たな誤りつまり以前には検出されなかった誤りを探索し、誤り訂正コード・エンジン3により検出された誤りを記録し、メモリ・システム15の信頼性を見積るためにそれらの記録を利用する。

電源が入れられると、メモリ・システム15は自 己テスト及び自己修復を行なう。メモリ・システ ム15は欠陥のあるどのメモリ・セル5 群に関しても置換アドレス・テーブル11を関新する。関に、メモリ・システム15はホスト・コンピュータ・システムにその使用可能容量を報告し、且つ信頼性に関するデータの要求に答える。

自己テスト中に検出されず、またその欠陥は周

囲のセル内のデータ・パターンにより左右される わずかな欠陥を有するセル5は通常の使用中に検 出される。パターン感応型の欠陥は誤り訂正コード・エンジン3によってデータ内の誤りとして検 出される。

セル 5 群から読出された後、欠陥のあるセル 5 が 再び検出され、且つデータは誤り訂正コード・エ ンジン 3 によって訂正される。

システムの信頼性はシステムの動作中に検出される欠陥の数と割合によって見積ることができる。

特開昭63-117400(ア)

永久的故障として定義されるハード・エラーは、 誤り訂正コード・エンジンからの最新の誤り報告 と、システム・コントローラの記録に記憶された 誤り報告とを比較することにより、過渡的な誤り (ソフト・エラー)から区別することができる。

検出されない欠陥の数は少ないので、以前には 検出されていなかった欠陥が、以前検出された欠 陥と結びついて、誤り訂正コード・エンジン3が 訂正可能な誤りの限度を超える可能性は極めて小 さい。従って、これまで検出されなかった欠陥の 存在及びそれに帰因するデータの誤りは、メモリ ・システム15の故障を読発する訂正不能の誤りを 起すことはない。

訂正不能の誤りが含まれているレコードが発見された場合は第2の特別なケースが生じる。この場合、システム・コントローラ13は訂正されていない。デークとチェック・ピットとをセーブして、誤ったレコードをテストする。レコードに欠陥があることがわかれば、それは予備にとりかえられ、訂正されていないレコードとチェック・ピットは

この予値に再び書込まれる。訂正不能のデータが そのロケーションに意図的に記憶された旨の注が 作成される。制御を行なっているコンピュータが そのレコードを読出すと、コンピュータには未訂 正データと、誤ったデータであることを示すフラ が供給されることになる。

(発明の効果)

以上説明したように、本発明によれば、事前の テストでは検出されなかった欠陥や動作中に新た に発生した欠陥に対処できるので、低価格・高信 領性のメモリ・システムを提供することができる。 4. 図面の簡単な説明

第1図は本発明の一実施例のメモリ・システムの概略を示す図、第2図は本発明のメモリ・システムの一実施例を作成するための手順の例を示す図、第3図は従来のメモリ・システムを作成するための手順の例を示す図である。

1:メモリ・チップ、3:誤り訂正コード・エンジン、5:メモリ・セル、7:チャネル、9: アドレス・インタープリタ、11:置換アドレス・

テーブル、13:システム・コントローラ。

出願人 横河・ヒューレット・パッカード株式会社 代理人 弁理士 長谷川次男






FIG 2





【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分 【発行日】平成7年(1995)12月22日

【公開番号】特開昭63-117400 【公開日】昭和63年(1988)5月21日 【年通号数】公開特許公報63-1174 [出願番号] 特願昭62-278121 【国際特許分類第6版】 G06F 12/16 310 P 9293-5B

手続補正書

平成6年11月 1日

特許庁長官 殿

1. 事件の表示 昭和62年 特許額 第278121号



- 2. 疫明の名称 メモリ・システム
- 3. 補正をする者

事件との関係 特許出願人

住所 アメリカ合衆国カリフォルニア州パロアルト

ハノーパー・ストリート 3000

名称 ヒューレット・パッカード・カンパニー 代表者 スティーブン・ピー・フォックス

国舞 アメリカ合衆国

4. 代 理 人

東京部 将中市 府中町 1丁目9番地 京王府中1丁目ビル 模局・ヒユーレット・パンカード株式会社内

₹ 1 8 3 (% 0423-30-7828)

- 5. 福正命令の日付 平成 年 月 日(自発)
- 6. 補正の対象 明報者「特許請求の範疇」の標
- 7. 補正の内容 別紙の通り

[XII 4E]

2. 特許請求の範囲

(1) 複数のメモリ・セルと、

欠陥のある前記メモリ・セルを検出する独出手段と、

前記検出手兼に応答して前記欠陥のあるメモリ・セルを登換える置換手数と、

前記被出手数と世族手数に接続され前記匿義えを制御する刑御手級

とを取けてなるメモリ・システム。

(2) 前配検出手及は前記メモリ・セルから請出された数り検出コードの検査を行 うことを特徴とする特許技术の範囲第1項記載のメモリ・システム。

(3) 育能量論単量は前配メモリ・セルの提換えをメモリ・セルのグループの単位 で行うことを特徴とする特殊量求の範囲施1項または第2項影響のメモリ・システ

(4) 竹部鎖り後出コードは無り打工能力を有するコードであり、

養配権出手要は前配メモリ・セルの欠論を等限付けし、当該管理付けの結果に基 づいて前記メモリ・セルを使用しつづけるかあるいは他と置換するかを制定するこ とを特殊とする特許額求の値間第2項または第3項記載のメモリ・システム。

(5) 救犯骨盤付けは後出された終りが前記練り訂正コードの誰り訂正施力の展界 に近づいたか否かであることを特殊とする特許資本の範囲第4項記載のメモリ・シ 77 A.